集成电路版图（英语：integrated circuit layout）是真实集成电路物理情况的平面几何形状描述。它是集成电路设计中最底层步骤物理设计的成果，通过布局、布线技术将逻辑综合的成果转换成物理版图文件。这个文件包含了各个硬件单元在芯片上的形状、面积和位置信息。集成电路版图完成后，整个集成电路设计流程基本结束，随后半导体加工厂会接收版图文件，利用具体的半导体器件制造技术来制造实际的硬件电路。
特征
集成电路版图是集成电路设计中最底层步骤物理设计的成果。物理设计通过布局、布线技术将逻辑综合的成果转换成物理版图文件。
主要构成
版图文件包含了各硬件单元在芯片上的形状、面积和位置信息。在版图图形中，不同颜色的图形形状可以分别代表金属、二氧化硅或组成集成电路组件的其他半导体层。同时，版图可以提供导体、隔离层、接触、通孔、掺杂注入层等方面的信息。
物理验证
生成的版图必须经过一系列被称为物理验证的检查流程，以确保满足制造工艺、设计流程和电路性能三方面带来的约束条件。物理验证包括：
- 设计规则检查（DRC）：通常会对宽度、间距、面积等进行检验。
- 电路布局验证（LVS）：将原始电路图的网表与版图中提取出来的电路图的网表进行比较。
- 版图参数提取：从生成的版图中提取关键参数，例如CMOS的长宽比、耦合电容等，以及电路的逻辑门延迟和连线延迟参数，从而进行更精确的仿真。
- 电学规则检查：检查是否存在通路、短路、孤立节点等情况。
数据格式
在所有的验证完成之后，版图数据会转换到一种在工业界通用的标准格式，通常是GDSII格式，然后被送到半导体硬件厂商进行制造。这一数据传送过程被称为下线，这一术语源于这些数据以往是通过磁带运输到工厂的。